Turinys:

Kaip naudoti „Vivado Simluation“: 6 žingsniai
Kaip naudoti „Vivado Simluation“: 6 žingsniai

Video: Kaip naudoti „Vivado Simluation“: 6 žingsniai

Video: Kaip naudoti „Vivado Simluation“: 6 žingsniai
Video: Download torrents safely (3 TIPS & TRICKS for everyone) 2024, Lapkritis
Anonim
Kaip naudotis „Vivado Simluation“
Kaip naudotis „Vivado Simluation“

Aš padariau šį modeliavimo projektą internetinei klasei. Projektą parašė „Verilog“. Mes naudosime modeliavimą „Vivado“, kad vizualizuotume bangos formą „enable_sr“(įgalinimo skaitmuo) iš anksčiau sukurto chronometro projekto. Be to, mes naudosime sistemos užduotį, kad parodytume projektavimo metu padarytas klaidas.

1 veiksmas: pridėkite šaltinių ir pasirinkite „Pridėti arba sukurti modeliavimo šaltinius“

Pridėkite šaltinių ir pasirinkite „Pridėti arba sukurti modeliavimo šaltinius
Pridėkite šaltinių ir pasirinkite „Pridėti arba sukurti modeliavimo šaltinius

2 veiksmas: sukurkite failą pavadinimu Enable_sr_tb

Sukurti failą pavadinimu Enable_sr_tb
Sukurti failą pavadinimu Enable_sr_tb

3 žingsnis: sukurkite „Testbench“failą

1. Importuokite modulį enable_sr iš chronometro projekto. Tai yra failas, kurį norime imituoti

2. Sukurkite testbench modulį enable_sr_tb ();

3. Įveskite modulio enable_sr () įėjimus ir išėjimus. Atminkite, kad „enable_sr“įvestys dabar yra registro tipo, o išėjimai tampa grynojo tipo.

4. Įveskite bandomą įrenginį (uut), kuris yra enable_sr

5. Sukurkite laikrodį, kurio laikotarpis (T) yra 20ns

6. Naudokite sąlyginį teiginį, kad sukurtumėte klaidų tikrinimo sistemą. Šiame pavyzdyje norime patikrinti, ar yra aktyvių daugiau nei vienas skaitmuo.

Pastaba: pradiniame failo enable_sr () faile šabloną turime inicijuoti kaip 4’b0011, kad būtų sukurti du skaitmenys, kad būtų sukurta klaida

7. Norėdami parodyti klaidą, naudokite sistemos užduotį $ display

8. Norėdami užbaigti simuliaciją 400ns laiku, naudokite sistemos užduotį $ finish

4 veiksmas: nustatykite „Enable_sr_tb“kaip aukščiausią modeliavimo lygį

Nustatykite „Enable_sr_tb“kaip aukščiausią modeliavimo lygį
Nustatykite „Enable_sr_tb“kaip aukščiausią modeliavimo lygį

5 veiksmas: paleiskite sintezę ir elgesio modeliavimą

Vykdyti sintezę ir elgesio modeliavimą
Vykdyti sintezę ir elgesio modeliavimą
  1. Prieš vykdydami elgesio modeliavimą, paleiskite sintezę, kad įsitikintumėte, jog testbench faile ir bandomojo failo vienete nėra sintaksės klaidų
  2. Vykdykite elgesio modeliavimą

6 žingsnis: Įvertinkite modeliavimo rezultatą

Įvertinkite modeliavimo rezultatą
Įvertinkite modeliavimo rezultatą
Įvertinkite modeliavimo rezultatą
Įvertinkite modeliavimo rezultatą
Įvertinkite modeliavimo rezultatą
Įvertinkite modeliavimo rezultatą

Pamatysite modeliavimo langus. Jame yra skirtingos plokštės.

Konsolės skydelyje pamatysite klaidos pranešimą. Tai rodo, kad modeliavimo laikotarpiu aktyvūs daugiau nei vienas skaitmuo.

Apimtyje taip pat galite pamatyti bangos formą

Pridedamas projekto failas.

Rekomenduojamas: